htw saar Piktogramm
Zurück zur Hauptseite

Version des Moduls auswählen:
XML-Code

Schaltplan- und Leiterplattenentwurf

Modulbezeichnung: Schaltplan- und Leiterplattenentwurf
Studiengang: Elektrotechnik, Bachelor, ASPO 01.10.2012
Code: E1560
SWS/Lehrform: 1V+1U (2 Semesterwochenstunden)
ECTS-Punkte: 3
Studiensemester: laut Wahlpflichtliste
Pflichtfach: nein
Arbeitssprache:
Deutsch
Prüfungsart:
Klausur
Zuordnung zum Curriculum:
E1560 Elektrotechnik, Bachelor, ASPO 01.10.2012, Wahlpflichtfach, technisch
Arbeitsaufwand:
Die Präsenzzeit dieses Moduls umfasst bei 15 Semesterwochen 30 Veranstaltungsstunden (= 22.5 Zeitstunden). Der Gesamtumfang des Moduls beträgt bei 3 Creditpoints 90 Stunden (30 Std/ECTS). Daher stehen für die Vor- und Nachbereitung der Veranstaltung zusammen mit der Prüfungsvorbereitung 67.5 Stunden zur Verfügung.
Empfohlene Voraussetzungen (Module):
E1303 Elektronik I
E1402 Elektronik II


[letzte Änderung 12.10.2015]
Als Vorkenntnis empfohlen für Module:
Modulverantwortung:
Prof. Dr. Xiaoying Wang
Dozent:
Dipl.-Ing. Thomas Bertel


[letzte Änderung 15.10.2015]
Lernziele:
Die Studenten werden dazu befähigt, einfache elektronische Schaltungen im niedrigen Frequenzbereich mittels EDA-Software zu planen und das zugehörige Layout eigenständig zu erstellen. Weiterhin werden grundlegende Richtlinien zur Entwicklung fertigungsgerechter Elektronik vorgestellt.

[letzte Änderung 12.10.2015]
Inhalt:
Inhalte:
1. Grundlagen und Umsetzung Schaltplanentwurf
  a. Symbolik der verwendeten EDA Software
  b. Eigenschaften der Bauelemente und Verbindungen im Schaltplan
  c. Wichtige Kenngrößen elektronischer Standardkomponenten
  d. Schaltungsfunktion und Testbarkeit
2. Grundlagen und Umsetzung Leiterplattenentwurf
  a. Anlegen einer Leiterplatte (Single-, Double und Multilayer)
  b. Positionierung der Bauelemente
  c. Fertigungsgerechtes Design
  d. Entflechten der Schaltung
3. Anlegen von Bauelementen
  a. Datenblattrecherche
  b. Toleranzen und Mindestmaße
  c. Erstellen der Schalplansymbole und Leiterplattenkomponenten
4. Fertigungsgerechtes Layout
  a. Mechanische Eigenschaften einer Leiterplatte
  b. Reflow- und Wellenlöten
  c. Abstände und Mindestmaße auf einer Rohleiterplatine
  d. Nutzengröße und –trennung
  e. Merkmale zur Positionierung für automatische Bestückung
  f. EMV gerechtes Layout
5. Umsetzen eines ersten Projekts

[letzte Änderung 12.10.2015]
Lehrmethoden/Medien:
Tafel, Overhead, Beamer, Skript

[letzte Änderung 12.10.2015]
Literatur:
- Schulungsunterlagen: www.zuken.com
- Walsin Technology Corporation; SMT Notes for Chip-R and MLCC 2002a
- Beuth Klaus; Elektonik, 2. Bauelemente; 19te überarb. Aufl., Vogel 2010 431 Beu
- Tietze, Schenk; Halbleiter-Schaltungstechnik, 13te neu bearb. Aufl.; Springer 432.2 Tie

[letzte Änderung 12.10.2015]
[Mon Mar  8 19:24:27 CET 2021, CKEY=esul, BKEY=e2, CID=E1560, LANGUAGE=de, DATE=08.03.2021]