|
|
| Modulbezeichnung (engl.):
Computer Architecture |
|
| Code: PIB-RAR |
|
|
2V+2P (4 Semesterwochenstunden) |
|
5 |
| Studiensemester: 2 |
| Pflichtfach: ja |
Arbeitssprache:
Deutsch |
Studienleistungen (lt. Studienordnung/ASPO-Anlage):
Praktikum |
Prüfungsart:
Klausur 90 min
[letzte Änderung 11.06.2024]
|
PIB-RAR (P221-0037) Praktische Informatik, Bachelor, ASPO 01.10.2022
, 2. Semester, Pflichtfach
PIB-RAR (P221-0037) Praktische Informatik, Bachelor, SO 01.10.2026
, 2. Semester, Pflichtfach
PRI-RAR (P221-0037) Produktionsinformatik, Bachelor, SO 01.10.2023
, 2. Semester, Pflichtfach
PRI-RAR (P221-0037) Produktionsinformatik, Bachelor, SO 01.10.2026
, 2. Semester, Pflichtfach
|
|
Die Präsenzzeit dieses Moduls umfasst bei 15 Semesterwochen 60 Veranstaltungsstunden (= 45 Zeitstunden). Der Gesamtumfang des Moduls beträgt bei 5 Creditpoints 150 Stunden (30 Std/ECTS). Daher stehen für die Vor- und Nachbereitung der Veranstaltung zusammen mit der Prüfungsvorbereitung 105 Stunden zur Verfügung.
|
Empfohlene Voraussetzungen (Module):
PIB-INF1 Informatik 1
[letzte Änderung 29.04.2026]
|
Als Vorkenntnis empfohlen für Module:
|
Modulverantwortung:
Prof. Dr. Steffen Knapp |
Dozent/innen: Prof. Dr. Steffen Knapp
[letzte Änderung 28.09.2016]
|
Lernziele:
Die Studierenden verstehen digitale Schaltungen (Schaltnetze, Schaltwerke) und sind in der Lage, sie zu analysieren und zu entwerfen. Die Studierenden haben den Aufbau, die Organisation und die Arbeitsweise eines Digitalcomputers erlernt. Sie sind in der Lage, die Architekturelemente eines Rechners auf Registerebene zu einer Beispielarchitektur zusammenzufügen. Durch das Verständnis von Befehlsbearbeitung, Adressierungstechniken und Konzepten wie Pipelining und Caching haben die Teilnehmer das nötige Wissen erworben, um moderne Rechnerarchitekturen zu verstehen.
[letzte Änderung 26.11.2025]
|
Inhalt:
Teil I: 0. Einführung 1. Zahlendarstellung im Computer 2. Schaltnetze 2.1 Grundlagen 2.2 Normalformen 2.3 Minimierung von Schaltfunktionen 2.4 Beispiele 3. Schaltwerke 3.1 Flip-Flops 3.2 Register, Schieberegister 3.3 Zähler 3.4 Beispiele Teil II: 1. Von-Neumann-Architektur 2. Speicherbausteine 3. Ablaufsteuerung 4. Mikroprogrammierung 5. Instruktionssatz-Architektur 6. Interruptbearbeitung 7. RISC-Prozessoren 8. Pipelining 9. Caching
[letzte Änderung 26.11.2025]
|
Literatur:
J. L. Hennessy, D. A. Patterson, C. Kozyrakis: Rechnerarchitektur Analyse, Entwurf, Implementierung
und Bewertung, ab 2025 A. S. Tanenbaum, T. Austin: Rechnerarchitektur: Von der digitalen Logik zum Parallelrechner, ab 2014 F. Slomka, M. Glaß: Grundlagen der Rechnerarchitektur: Von der Schaltung
zum Prozessor, ab 2023
[letzte Änderung 29.04.2026]
|